Xilinx XC2C512-10FTG256I

Описание

XC2C512-10FTG256I — это программируемая логическая интегральная схема (CPLD) из семейства CoolRunner-II производства компании Xilinx (ныне часть AMD). Данная микросхема предназначена для реализации цифровой логики с низким энергопотреблением и высокой скоростью работы. Относится к классу CPLD (Complex Programmable Logic Device).

Основные особенности семейства CoolRunner-II:

• Технология на основе Flash-памяти (EEPROM-подобная), что обеспечивает энергонезависимость конфигурации и мгновенное включение (instant-on).
• Реально низкое энергопотребление в статическом режиме (технология CoolRunner).
• Поддержка двух напряжений питания: ядро 1.8 В и интерфейсные выводы (I/O) с уровнями 1.5 / 1.8 / 2.5 / 3.3 В.
• Возможность внутрисхемного программирования (ISP) через JTAG (IEEE 1149.1).
• Улучшенная архитектура на базе Function Block (FB) с макроячейками (Macrocell).

Технические характеристики XC2C512

| Параметр | Значение | |---|---| | Производитель | Xilinx (AMD) | | Семейство | CoolRunner-II | | Серия | XC2C512 | | Количество макроячеек | 512 | | Количество Function Blocks | 32 | | Эквивалентные логические вентили | ~12 000 | | Максимальное число пользовательских I/O | 212 | | Напряжение ядра (VCCINT) | 1.8 В | | Напряжение I/O (VCCIO) | 1.5 В / 1.8 В / 2.5 В / 3.3 В | | Тип конфигурационной памяти | Flash (EEPROM) | | Программирование | JTAG (ISP), IEEE 1149.1 | | Задержка pin-to-pin (-10) | 10 нс | | Рабочая частота (макс.) | до ~175 МГц (в зависимости от дизайна) | | Степень интеграции | System-level CPLD | | Корпус | FTG256 (256-шариковый FBGA, 17×17 мм, шаг 1.0 мм) | | Рабочая температура | Industrial, −40 °C … +85 °C (суффикс «I») | | Скоростной суффикс | −10 (fastest в этой серии) | | Упаковка | Tray / Tape & Reel |

Расшифровка маркировки

XC2C512 – 10 – FTG256 – I

• XC2C – семейство CPLD CoolRunner-II
• 512 – число макроячеек
• 10 – скорость (10 нс pin-to-pin)
• FTG256 – корпус Fine-pitch Thin BGA, 256 выводов (Pb-free)
• I – индустриальный температурный диапазон

Парт-номера (Ordering Part Numbers)

К этой микросхеме и родственным вариантам относятся:

| Парт-номер | Описание | |---|---| | XC2C512-10FTG256I | Основной вариант: 512 макроячеек, −10 нс, FTG256, Industrial | | XC2C512-10FGG256I (позднее обозначение, lead-free) | аналог с маркировкой FG (Pb-free) | | XC2C512-10FT256I | Та же микросхема, старая маркировка (non-Pb-free в обозначении) | | XC2C512-10FGG256C | То же, commercial (0…+70 °C, C) | | XC2C512-7FTG256I | Более скоростной (7 нс), если доступен | | XC2C512-7FGG256I | Соответствующий вариант |

Примечание: упаковочный код обычно добавляется как суффикс (например, XC2C512-10FTG256IES — Engineering Sample), а разночтения FG/FTG обусловлены переходом Xilinx на Pb-free («G» = да, без свинца, Green).

Совместимые / родственные модели

Близкие по функционалу CPLD (семейство CoolRunner-II)

• XC2C64 / XC2C64A
• XC2C128
• XC2C256 (XC2C256-7)
• XC2C384
• XC2C512 (данная модель)
• XC2C1024
• MachXO и MachXO2 (функциональные Software-совместимые платформы более новых семей)

По корпусной/цоколёвочной совместимости

• Platipak/FPGA из подобных семей не были pin-to-pin совместимы напрямую, но по JTAG-цепочке совместимы CPLD всего CoolRunner-II.
• Инструменты и прог gram-miniрования:
  • Xilinx Platform Cable USB (DLC9 / DLC10)
  • Xilinx iMPACT (как часть ISE Design Suite, официально последняя поддерживающая версия ISE 14.7)
  • Xilinx WebPACK ISE 14.7 (последняя полностью поддерживающая CoolRunner-II)

Электрически и по ПО (JTAG-цепочке) совместимы

С другими схемами CoolRunner-II: любые XC2C*, программирование ведётся одним и тем же "cabel-ом" и .jed/.svf файлом разводки семейства.

Применение

• Логика интерфейсов и схем управления питанием (Power Sequencing)
• Glue-logic для больших FPGA/ASIC
• Мосты шины-протокола (MII → GPIO и т.п.)
• Автомотив-применения, промышленность (благодаря энергии, температурному диапазону)
• Портативные системы (благодаря низкому энергопотреблению)

Важно

Xilinx прекратил дальнейшую разработку нового ПО и новых производств, поэтому курирование проекта под этот компонент ведётся инструментами:

• ISE Design Suite 14.7 (netlist)
• Verilog/VHDL
• Xilinx ISE WebPACK свободная (для ограниченных устройств)
• Перед применением в новом производстве необходимо проверять у дистрибьютора (Arrow, Digi-Key, Mouser, Avnet) наличие доступного складского парт-номера.

Если необходимо — допишу примеры распиновки, JTAG-цоколёвку или пример кода .jed/.svf.